第十一章 · 把线画得比病毒还细
上一章讲到,海力士终于等来了一个肯砸钱的主人。但砸钱往哪砸?这一章我们钻进车间里看:造 DRAM 这门生意,钱最后都变成了两个字——更细。谁能把芯片上的线画得更细,谁就赢;谁画不细,谁就死。这不是修辞,是账本上冷冰冰的算术。
我们在第三、四章说过,DRAM 是标准品,大家造出来的东西几乎一样,没有生态、没有粘性,只能拼成本。那一章讲的是「战略」;这一章讲的是这场成本战的物理战场——它就发生在一片指甲盖大小的硅片上,用光当画笔。
先算一笔账:为什么「细」就是「便宜」
先讲一个词。制程 / 节点(process node)指的是芯片上最小结构的尺寸尺度——你可以粗暴地理解成「画得多细」。DRAM 界的说法是「10 纳米级」,再细分成 1x、1y、1z、1a、1b、1c 这些代际,一代比一代小一点点,关键尺寸落在十几纳米这个量级。
10 纳米级、1a、1b……这些名字别被唬住。它们就是一把尺子上越来越靠前的刻度,意思都是「这一代的线比上一代更细」。厂商故意起得含糊,因为具体多少纳米是商业机密。
为什么细就赚钱?回到第二章那个比方:DRAM 的一个存储单元,就是一个装电荷的小水桶加一个开关。你把每个水桶做得更小,同样一片圆圆的硅晶圆(一片直径 30 厘米的圆盘)上,就能塞下更多水桶,也就切得出更多颗芯片。
海力士自己披露过一个数字:从上一代 1z 迈到 1a 这一代,同一片晶圆上能多切出大约四分之一的芯片。同样的厂房、同样的电、同样一片料,产量凭空多出 25%——每颗芯片摊到的成本自然就低了一截。外加水桶小了,芯片本身也更省电。
这就是第三、四章「拼成本」的真身:在一个卖标准品、只能比价格的市场里,谁的单位成本低,谁就能在价格战里把桶里的水熬干、把对手熬死,自己活到下一轮涨价。把线画细,是这场消耗战里唯一的弹药。
光刻:用光在指甲盖上画几十亿根线
那这些细得离谱的线,是怎么画上去的?答案是光刻(photolithography)——字面意思就是「用光来刻」。
想象你要在硅片上盖一层橡皮泥(专业叫光刻胶),它见光就会发生变化。你拿一张画好电路图案的「底片」挡在光和硅片之间,光透过去,照到的地方发生反应,没照到的地方保持原样。然后把发生反应的部分洗掉,图案就留在了硅片上。这跟老式照片冲印、跟印刷术,是同一个套路:把一张图,用光「印」到材料上。
难点全在一个字:细。要细到什么程度?一根头发大约 7 万纳米粗,先进 DRAM 的关键尺寸做到十几纳米——也就是说,你要在一根头发的截面里,横着画上几千根互不打架的线。这些线比世界上绝大多数病毒还小(常见病毒几十到上百纳米)。这是在真正意义上「在米粒上刻字」,还得几十亿个字一次刻完、个个清晰。
越往下画,为什么越难?有三堵墙。
- 光的波长墙。你用光当画笔,笔尖再怎么削,也细不过光本身的波长。这就像你想用马克笔画头发丝那么细的线——笔头就那么粗,画不出来。传统光刻用的紫外光波长偏长,画到十几纳米就开始力不从心,得靠各种「凑数」的花招(多次曝光、拼图案)勉强顶着。
- 漏电墙。呼应第二章:桶越小,漏得越凶。水桶做小了,能存的电荷本来就少,边上稍微漏一点、隔壁单元干扰一下,「1」就变成了「0」,数据就错了。所以越往下走,不光要画得细,还得想尽办法让这个越来越小的桶别漏水——这本身是另一场硬仗。
- 成本墙。见下一节。
EUV:一台上亿美元、全世界只有一家能造
为了翻过「光的波长墙」,业界祭出了大杀器:EUV 极紫外光刻。EUV 用的是波长极短的极紫外光——笔尖极细,于是能画出传统光刻画不出的细线,还常常一次就画完(省去那些拼图案的花招)。
代价是它贵得离谱,也难得离谱。生产这种光需要用高能激光去轰击微小的锡滴,这种极紫外光还会被空气和普通镜片吸收,整台机器得在真空里、用一套顶级反射镜来导光。结果就是:一台 EUV 光刻机要上亿美元,而全世界只有荷兰的 ASML 一家能造得出来。你想升级到最先进的制程,绕不开它,也没有第二家可选。
这里有个反直觉的点:DRAM 用上 EUV,其实比逻辑芯片(比如手机 CPU)晚。因为 DRAM 是标准品、单价薄,塞一台上亿美元的机器进产线,得反复算账划不划算。所以厂商一开始能拖就拖,用传统光刻硬撑,直到实在撑不动了才上 EUV。
海力士的节奏正是这样:早期几代靠传统光刻硬扛,到 1y 那一代小范围试水 EUV,直到 2021 年的 1a 代,才第一次用 EUV 大规模量产 DRAM。那句「多切 25% 芯片」,说的就是这一代。
良率:这一章的灵魂,也是最贵的隐形护城河
到这里你可能觉得,把线画细就赢了。没有。还有第二个生死变量,而且更玄、更值钱——良率(yield)。
良率就是:一片晶圆做下来,切出的这一堆芯片里,真正能用的占多少。造芯片必然有瑕疵——一粒灰、一处曝光偏移、一点材料不均,都能让某颗芯片作废。良率就是「合格品的比例」。
把它想成一片果园。同样的树、同样的天气、同样的肥料,有的园子能卖的果子占九成,有的只占六成。差在哪?差在剪枝、疏果、防虫这些说不清道不明的手艺。芯片厂之间的差距,很多时候就是这种「手艺差」。
这个差距有多致命,算一下就知道。两家公司,同样的厂、同样的料、同样的制程,一家良率 90%,一家 60%。前者从每片晶圆里多掏出整整一半的好芯片(90 比 60),单位成本被摊薄一大截。在一个只能拼价格的市场里,这就是能把对手活活熬死的差距——而两家表面上「用的是一样的技术」。
更要命的是,良率偷不走。制程节点可以看论文、买设备、挖工程师,多少有迹可循;良率不行。它是靠海量的工程试错、一炉一炉的数据、老师傅对某个参数「再调半度」的手感,一点一点磨出来的。它没写在任何一张图纸上,藏在成千上万个微调过的工艺参数里,藏在人脑里。
这正好补上了第三章的那个结论:DRAM 是标准品,没有软件那种生态护城河——但「造得比别人便宜」本身就是一条护城河,而这条护城河的水,就蓄在良率里。三星长期最可怕的地方,不是它良率高的那个数字,而是它爬坡快:每上一个新制程,别人良率还在泥里挣扎,它已经先爬到山顶开始赚钱了。
海力士的追赶:慢半代,但一直咬着
海力士在这条微缩线上,长期的位置是「慢三星半代到一代」——三星先量产,海力士晚一步跟上;三星良率先爬到高位,海力士随后追平。托管那些年缺钱缺到不敢冒进,差距一度被拉开。
但被 SK 收购、有了肯砸钱的主人之后,故事变了。有钱买 EUV,有钱扛良率爬坡期的亏损,海力士靠着一直没丢的工程能力,一代一代把制程追上去,把和三星的身位差实实在在地缩短。到 2021 年 1a 代用上 EUV 量产,它已经站在了这条微缩线的最前列附近——虽然仍常慢半步,但再没被甩开。
不过,这条「在平面上把单元越做越小」的传统路,本身正在撞墙。波长墙、漏电墙、成本墙同时逼近,每往下一代,多花的钱越来越多,省下的成本越来越少,越来越不划算。整个行业都感到脚下这条路快走到头了。
当一条路快走到尽头,聪明的玩家会去找另一个维度。既然平面上塞不下了,能不能往上叠?海力士恰恰在这条新路上,摸到了一次弯道超车的机会。它叫 HBM——下一章,我们上楼。